核心教材：夏宇闻老师的“圣经”
夏宇闻老师的著作主要有两本,构成了他Verilog教程体系的基石。
《Verilog数字系统设计教程》（第3版）
- 定位：绝对的入门圣经，这本书是夏老师根据多年教学经验编写的,专门为零基础的读者设计。
- 特点：
- 循序渐进：从最基础的数字逻辑概念（如门电路、组合逻辑、时序逻辑）讲起,逐步过渡到Verilog语言和数字系统设计方法。
- 语言精炼：避免了晦涩难懂的理论阐述,用最直白的语言解释Verilog的核心语法和设计思想。
- 实例丰富：书中有大量经过精心挑选的、由浅入深的实例（如计数器、状态机、CPU等），读者可以跟着书上的代码进行仿真和验证,边学边练。
- 注重基础：强调“硬件描述语言”的本质是描述硬件，而不是写软件，书中会解释每一段Verilog代码对应的硬件电路结构，帮助读者建立“代码即电路”的思维。
- 适合人群：
- 数字逻辑设计的初学者。
- 电子、计算机、自动化等相关专业的本科生。
- 希望从软件领域转向硬件设计的工程师。
《从算法到硬件实现：基于FPGA的数字系统设计》
- 定位：进阶实战指南，这本书在第一本的基础上,更侧重于完整的数字系统设计流程和工程实践。
- 特点：
- 系统级视角：不仅讲Verilog，更强调如何将一个算法（如图像处理、滤波器）转化为可实现的硬件电路。
- FPGA导向：紧密结合FPGA开发流程，包括设计、仿真、综合、实现和板级调试。
- 案例驱动：以完整的数字系统设计案例（如FIR滤波器、UART通信等）为主线,展示从需求分析到最终实现的全过程。
- 覆盖更广：除了Verilog，还介绍了SystemVerilog的一些高级测试方法（如断言）、IP核使用等更贴近工业界的内容。
- 适合人群：
- 已经掌握Verilog基础,希望进行更复杂系统设计的读者。
- FPGA工程师或相关领域的研究生。
- 希望提升数字系统设计实战能力的工程师。
夏宇闻Verilog学习路径建议
对于初学者,建议按照以下路径进行学习：
第一阶段：打好基础（约1-2个月）
-
阅读《Verilog数字系统设计教程》：
- 重点精读第1-4章：数字逻辑基础、Verilog语言基础（模块、端口、数据类型）、数据流和行为级建模。
- 动手实践：确保书上的每一个例子都亲手敲一遍，并使用仿真工具（如ModelSim）进行仿真，观察波形,理解代码和波形的一一对应关系。
- 关键概念：深刻理解阻塞赋值（=）和非阻塞赋值（<=）的区别,这是Verilog初学者最容易犯错的地方。
-
掌握组合逻辑与时序逻辑：
- 组合逻辑：学习如何用
assign语句和always @(*)块描述逻辑门、译码器、多路选择器等。 - 时序逻辑：学习如何用
always @(posedge clk)块描述触发器、寄存器、计数器、移位寄存器等。
- 组合逻辑：学习如何用
第二阶段：核心技能提升（约2-3个月）
-
深入理解状态机：
- 状态机是数字设计的核心,书中会有专门的章节讲解。
- 掌握Moore型和Mealy型状态机的区别和设计方法。
- 尝试自己设计并实现一个简单的状态机，如序列检测器、交通灯控制器等。
-
学习测试平台：
- 不会写测试的工程师是不完整的,学习如何编写Testbench来激励你的设计并验证其正确性。
- 从简单的激励文件，到使用
initial、always块生成时钟和测试向量。
-
熟悉开发流程与工具：
- 安装并学习使用一个FPGA开发套件，如Xilinx Vivado或Intel Quartus Prime（它们都包含免费的ModelSim仿真器）。
- 了解综合的概念：将你的Verilog代码转换成由基本逻辑单元（LUT, FF等）构成的网表。
第三阶段：系统实战与进阶（长期）
-
阅读《从算法到硬件实现》：
- 选择书中的一个完整项目（如FIR滤波器），跟着书一步步做下来,体验完整的开发流程。
- 学习如何将一个数学算法，通过架构设计、模块划分,最终用Verilog实现。
-
学习IP核的使用：
现代FPGA设计大量使用IP核，学习如何在Vivado/Quartus中调用官方提供的IP核，如PLL（时钟管理）、FIFO、DDR控制器等,并学会将它们与你自己的Verilog模块连接。
-
接触SystemVerilog：
SystemVerilog是Verilog的超级集，是目前业界主流的硬件设计与验证语言，在掌握Verilog后，可以开始学习SystemVerilog的验证特性，如接口、断言、随机化等,这将极大地提升你的验证效率和代码质量。
如何获取资源
-
购买正版教材：
- 《Verilog数字系统设计教程》：在当当、京东、淘宝等电商平台均可购买,第3版是最新版本。
- 《从算法到硬件实现》：同样可以在各大电商平台找到。
-
配套资源：
夏宇闻老师的教材通常会提供书中所有例子的源代码，购买正版后,可以联系出版社或在出版社的官网查找下载链接。
-
视频课程：
虽然夏宇闻老师本人可能没有录制系统的视频课程，但他的书籍内容被很多国内培训机构和UP主用作教学素材，在Bilibili、慕课网等平台搜索“夏宇闻 Verilog”，可以找到大量基于他的教材讲解的视频课程,可以作为辅助学习材料。
学习建议与注意事项
- 动手，动手，再动手：Verilog是一门实践性极强的语言，只看书不动手，永远学不会，一定要写代码、做仿真、看波形。
- 建立“硬件思维”：时刻提醒自己，你不是在写C或Python程序，你写的每一行代码都在描述一个实际的电路,思考这个代码会生成怎样的硬件结构。
- 先模仿，再创造：初期可以多模仿书上的优秀代码范例，理解其设计思想，有了一定基础后,再尝试自己独立设计小模块。
- 善用工具：熟练掌握至少一种仿真工具（ModelSim）和一种FPGA开发工具（Vivado/Quartus），工具是你的“兵工厂”,能让你事半功倍。
- 不要害怕犯错：仿真出错、综合失败是家常便饭，学会看错误信息，分析波形，定位问题,这个过程本身就是最好的学习。
以《Verilog数字系统设计教程》为起点，扎扎实实地打好基础，通过《从算法到硬件实现》提升实战能力，并辅以大量的动手实践，你就能在Verilog和数字设计领域建立起坚实的基础，夏宇闻老师的教程是这个学习过程中最可靠的向导,祝你学习顺利！
