EDA技术实用教程，VHDL怎么学更实用？-杰瑞科技汇

EDA技术实用教程 (VHDL版)

前言

EDA（Electronic Design Automation，电子设计自动化）技术是现代电子设计的基石，它利用计算机软件，完成从电路设计、功能仿真、综合、布局布线到时序分析的整个流程，而VHDL（VHSIC Hardware Description Language，超高速集成电路硬件描述语言）是描述数字电路结构和行为的标准语言之一。

（图片来源网络，侵删）

本教程旨在带你从零开始,掌握使用VHDL进行数字逻辑设计，并通过EDA工具（如Xilinx Vivado/ISE, Intel Quartus等）将设计最终实现到FPGA或ASIC芯片上。

第一章：EDA与VHDL入门

1 什么是EDA技术？

想象一下,你要盖一座大楼，传统方法是工人用砖头、水泥一块一块地砌，EDA技术就像是使用CAD软件先设计出大楼的3D模型，进行结构分析和模拟，然后生成施工图纸，最后由机器自动施工。

在电子领域,EDA技术就是我们的“电子设计CAD软件”，它将工程师从繁琐的手动接线、调试中解放出来，大大提高了设计效率和可靠性，并使得设计百万门级别的复杂芯片成为可能。

EDA设计流程通常包括：

（图片来源网络，侵删）

设计输入: 使用HDL（如VHDL/Verilog）或原理图描述电路。
功能仿真: 验证逻辑功能是否正确，不考虑实际硬件的延迟。
综合: 将HDL代码翻译成由基本逻辑门（与、或、非、触发器等）组成的网表。
实现: 包括翻译、映射、布局布线等步骤，将网表适配到特定的FPGA或ASIC工艺上。
时序仿真: 考虑了实际硬件延迟后的仿真，验证电路在高速下能否正常工作。
配置/编程: 将最终的设计文件下载到FPGA芯片中。

2 什么是VHDL？

VHDL是一种强大的、结构化的硬件描述语言，它不仅仅是描述电路的“接线图”，更可以描述电路的行为（比如一个计数器如何计数）和结构（比如一个计数器由几个D触发器和几个逻辑门构成）。

VHDL的特点：

自顶向下设计: 先设计系统模块，再逐步细化到底层逻辑。
可移植性: 同一段VHDL代码，经过综合后可以适配不同厂商（如Xilinx, Intel, Lattice）的FPGA。
文档化能力强: VHDL代码本身就是一份详细的设计文档，易于阅读和维护。
支持大规模设计: 可以使用entity（实体）、architecture（结构体）、package（程序包）、configuration（配置）等结构来组织和管理复杂的系统。

第二章：VHDL核心语法与结构

一个完整的VHDL设计单元通常由两部分组成：entity（实体）和architecture（结构体）。

1 VHDL设计基本单元：实体与结构体

实体 - 定义“外观”

（图片来源网络，侵删）

实体描述了模块的输入/输出接口，就像一个芯片的封装引脚，它不关心内部如何实现。

-- 实体声明
ENTITY my_circuit IS
    -- 定义端口
    PORT (
        clk    : IN  STD_LOGIC;  -- 输入时钟信号
        reset  : IN  STD_LOGIC;  -- 异步复位信号，高电平有效
        data_in : IN  STD_LOGIC_VECTOR(3 DOWNTO 0); -- 4位输入数据
        data_out: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)  -- 4位输出数据
    );
END my_circuit;

关键字解释：

ENTITY ... IS ... END;: 实体的固定结构。
PORT (...): 端口列表。
data_in: 端口名称。
IN / OUT / INOUT / BUFFER: 端口模式。
- IN: 输入，只能被读取。
- OUT: 输出，只能被赋值。
- INOUT: 双向，可读可写。
- BUFFER: 输出，但可以被内部读取。
STD_LOGIC: 标准逻辑类型，可以取 '0', '1', 'Z' (高阻), 'X' (未知) 等值。
STD_LOGIC_VECTOR: 标准逻辑向量，用于表示总线。
(3 DOWNTO 0): 表示一个4位向量，data_in(3)是最高位，data_in(0)是最低位。

结构体 - 定义“内部”

结构体描述了模块的内部逻辑功能和结构,一个实体可以有多个不同的结构体，分别代表不同的实现方案。

-- 结构体声明
ARCHITECTURE behavioral OF my_circuit IS
    -- 声明内部信号（可选）
    SIGNAL count : STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
    -- 描述电路的行为或结构
    PROCESS (clk, reset)
    BEGIN
        -- 敏感列表：当clk或reset发生变化时，执行此进程
        IF reset = '1' THEN
            -- 异步复位
            count <= (OTHERS => '0'); -- 将count的所有位清零
            data_out <= (OTHERS => '0');
        ELSIF rising_edge(clk) THEN
            -- 时钟上升沿
            count <= count + 1; -- 计数器加1
            data_out <= data_in; -- 将输入数据锁存到输出
        END IF;
    END PROCESS;
    -- 组合逻辑示例（可选）
    data_out <= count WHEN some_condition ELSE "0000";
END behavioral;

关键字解释：

ARCHITECTURE ... OF ... IS ... END;: 结构体的固定结构。
SIGNAL: 在结构体内部定义的信号，用于模块内部连线。
PROCESS: 进程是VHDL执行的基本单元，它是一个顺序语句块，但整个进程是并行执行的，当敏感列表中的信号变化时，进程被激活。
rising_edge(clk): 这是一个非常有用的函数，用于检测时钟的上升沿。falling_edge(clk)则用于检测下降沿。
<=: 赋值符号，用于信号（signal）的赋值，表示“在下一个仿真时刻”或“在时钟沿”发生。
代入符号，用于变量（variable）的赋值，表示立即执行。

第三章：VHDL进阶要素

1 顺序语句与并行语句

这是理解VHDL的关键,在PROCESS或FUNCTION内部，语句是顺序执行的（像C语言），而在PROCESS外部，语句是并行执行的（像电路中的各个模块是同时工作的）。

并行语句示例：

ARCHITECTURE concurrent OF my_circuit IS
BEGIN
    -- 下面这三行是并行执行的
    z <= a AND b;
    y <= a OR b;
    x <= NOT a;
END concurrent;

这三行代码描述了三个独立的逻辑门,它们是同时工作的。

2 常用数据类型

STD_LOGIC: 九值逻辑，最常用。
STD_LOGIC_VECTOR: 用于表示总线。
INTEGER: 整数，常用于计数器。
BOOLEAN: 布尔值 (TRUE, FALSE)。
UNSIGNED / SIGNED: 在numeric_std库中定义，用于无符号/有符号数的算术运算。

3 库和程序包

库（Library）和程序包（Package）用于存放预定义的类型、函数、组件声明等，方便代码复用。

-- 在文件开头必须声明
LIBRARY ieee;          -- 使用IEEE标准库
USE ieee.std_logic_1164.ALL; -- 使用该库中的所有std_logic相关定义
USE ieee.numeric_std.ALL;    -- 使用该库中的算术运算函数

numeric_std是进行算术运算（如加法、减法）时必须使用的库。

第四章：EDA工具与实战流程

1 主流EDA工具

Xilinx Vivado: Xilinx（现为AMD）公司推出的旗舰级FPGA设计套件，功能强大，界面友好，是当前的主流选择。
Intel Quartus Prime: Intel（原Altera）公司的FPGA设计套件。
Lattice Diamond: Lattice公司的设计套件。
ModelSim/QuestaSim: 业界标准的仿真器，用于进行功能仿真和时序仿真。

2 使用Vivado进行一个完整项目设计（实例：4位加法器）

目标：设计一个4位加法器，将两个4位输入相加，输出一个5位和（考虑进位）。

步骤1：创建新项目

打开Vivado,选择 "Create New Project"。
命名项目（如adder_4bit），选择项目路径。
选择 "RTL Project"（寄存器传输级项目），并勾选 "Do not specify sources at this time"。
选择FPGA芯片型号（如xc7a35t-csg324-1，这是Basys3开发板上的芯片）。
点击 "Finish"。

步骤2：创建VHDL设计文件

在左侧 "PROJECT MANAGER" 窗口，右键点击 "Design Sources" -> "Add Sources"。
选择 "Add or create design sources" -> "Create File"。
输入文件名 adder_4bit，选择 "VHDL" 作为类型，点击 "OK"。
在弹出的窗口中,将文件添加到 add_4bit 库中，点击 "OK"。

步骤3：编写VHDL代码 双击 adder_4bit.vhd 文件，打开代码编辑器，输入以下代码：

-- 文件名: adder_4bit.vhd
-- 描述: 4位加法器
-- 1. 声明库和程序包
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all; -- 必须使用这个库进行算术运算
-- 2. 定义实体
entity adder_4bit is
    port (
        a : in  std_logic_vector(3 downto 0); -- 第一个加数
        b : in  std_logic_vector(3 downto 0); -- 第二个加数
        sum : out std_logic_vector(4 downto 0) -- 5位和
    );
end adder_4bit;
-- 3. 定义结构体
architecture Behavioral of adder_4bit is
begin
    -- 将a和b转换为无符号整数，相加，再转换回std_logic_vector
    -- TO_UNSIGNED(a, 5) 将4位的a扩展为5位无符号数
    -- (+) 是numeric_std库中定义的加法操作符
    sum <= std_logic_vector(unsigned(a) + unsigned(b));
    -- 另一种等价的写法，更直观
    -- process(a, b)
    -- begin
    --     sum <= ('0' & a) + ('0' & b); -- '0' & a 是将a扩展为5位
    -- end process;
end Behavioral;

步骤4：仿真验证 在实际烧录到FPGA之前，必须通过仿真验证逻辑是否正确。

在左侧 "PROJECT MANAGER" 窗口，右键点击 "Simulation Sources" -> "Add Sources"。
选择 "Add or create simulation sources" -> "Create File"。
输入文件名 tb_adder_4bit，选择 "VHDL"，点击 "OK"。
编写测试平台代码（Testbench），测试平台是一个特殊的VHDL文件，它不包含实体，只有一个结构体，用于产生激励信号并观察输出。

-- 文件名: tb_adder_4bit.vhd
-- 描述: 4位加法器的测试平台
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
-- 测试平台没有实体
entity tb_adder_4bit is
end tb_adder_4bit;
architecture Behavioral of tb_adder_4bit is
    -- 声明被测设计的组件
    component adder_4bit
        port (
            a : in  std_logic_vector(3 downto 0);
            b : in  std_logic_vector(3 downto 0);
            sum : out std_logic_vector(4 downto 0)
        );
    end component;
    -- 定义测试信号
    signal a_t, b_t : std_logic_vector(3 downto 0);
    signal sum_t    : std_logic_vector(4 downto 0);
begin
    -- 实例化被测设计
    UUT: adder_4bit port map (
        a => a_t,
        b => b_t,
        sum => sum_t
    );
    -- 激励进程
    stimulus: process
    begin
        -- 初始化
        a_t <= "0000";
        b_t <= "0000";
        wait for 100 ns;
        -- 测试用例1: 3 + 5 = 8
        a_t <= "0011";
        b_t <= "0101";
        wait for 100 ns;
        assert sum_t = "01000" report "Test Case 1 Failed" severity error;
        -- 测试用例2: 15 + 1 = 16 (进位)
        a_t <= "1111";
        b_t <= "0001";
        wait for 100 ns;
        assert sum_t = "10000" report "Test Case 2 Failed" severity error;
        -- 测试用例3: 10 + 10 = 20
        a_t <= "1010";
        b_t <= "1010";
        wait for 100 ns;
        assert sum_t = "10100" report "Test Case 3 Failed" severity error;
        -- 结束仿真
        report "Simulation Finished";
        wait;
    end process;
end Behavioral;

运行仿真：
- 在左侧 "Flow Navigator" 窗口，点击 "Run Simulation" -> "Run Behavioral Simulation"。
- Vivado会自动编译并运行仿真。
- 在下方 "Simulation" 窗口，可以查看波形，点击 "Run All" 运行整个仿真。
- 检查波形,确认sum的输出与预期一致。

步骤5：综合与实现

在 "Flow Navigator" 窗口，点击 "Run Synthesis"，Vivado会分析你的HDL代码，并生成门级网表。
综合完成后,会弹出一个报告，显示资源使用情况，点击 "OK"。
接着点击 "Run Implementation"，这一步会将网表适配到所选的FPGA芯片上，完成布局布线。

步骤6：生成比特流并下载

实现完成后,点击 "Generate Bitstream"，这是最终生成可下载到FPGA的.bit文件的步骤。
生成完成后,点击 "Open Hardware Manager" -> "Auto Connect"。
点击 "Program Device"，选择生成的.bit文件，点击 "Program"，文件就被下载到FPGA中了。

第五章：学习资源与进阶

1 推荐书籍

《VHDL数字系统设计与高层次综合》 - 侯伯亨等：经典教材，内容全面。
《FPGA之道》 - Alejandro Cabrera：一本非常棒的免费在线书籍，从哲学到实践，讲解透彻。
《The Designer's Guide to VHDL》 - Peter J. Ashenden：VHDL领域的权威参考书。

2 推荐网站与社区

FPGA4Student: 提供大量FPGA项目和教程。
Nandland: 专注于FPGA入门，教程清晰易懂。
Stack Overflow: 提问和寻找答案的绝佳社区。
官方文档: Xilinx和Intel的官方文档是最好的技术资料。

3 进阶方向

状态机: 掌握Moore和Meore状态机的设计，这是时序逻辑的核心。
IP核: 学会使用FPGA厂商提供的IP核（如PLL、DDR控制器、FIFO等），避免重复造轮子。
Testbench进阶: 学习使用SystemVerilog的UVM验证方法学（虽然VHDL是基础，但UVM是业界主流验证方法）。
数字信号处理: 学习在FPGA上实现FIR滤波器、FFT等算法。
处理器设计: 尝试自己搭建一个简单的CPU（如RISC-V）。

EDA技术和VHDL是现代数字工程师的必备技能,本教程为你提供了一个从理论到实践的完整路径，学习FPGA/VHDL最好的方式就是动手实践，从简单的逻辑门开始，逐步构建计数器、状态机，最终完成一个小型系统，祝你学习顺利，在数字设计的海洋中乘风破浪！

EDA技术实用教程，VHDL怎么学更实用？

EDA技术实用教程 (VHDL版)

前言

第一章：EDA与VHDL入门

1 什么是EDA技术？

2 什么是VHDL？

第二章：VHDL核心语法与结构

1 VHDL设计基本单元：实体与结构体

第三章：VHDL进阶要素

1 顺序语句与并行语句

2 常用数据类型

3 库和程序包

第四章：EDA工具与实战流程

1 主流EDA工具

2 使用Vivado进行一个完整项目设计（实例：4位加法器）

第五章：学习资源与进阶

1 推荐书籍

2 推荐网站与社区

3 进阶方向

99ANYc3cd6

Python多线程logging如何保证线程安全？

Java数组中如何统计重复元素个数？

Ubuntu Python源码安装步骤有哪些？

CAD2010新手如何快速入门？

如何快速入门msp430单片机？

Java Socket编程实例具体怎么实现？

bruce eckel python

indesign教程cs5

办公软件与office教程

python paramiko 上传

ghost xp系统怎么安装？

Java正则如何限定只能是数字？

电脑U盘装系统步骤有哪些？

想用PS快速制作惊艳特效？零基础也能学会吗？，或者，，PS大神都在用的神技，简单几步就能做出高级感？

iphone 4 刷机教程

Python字典如何高效过滤数据？

EDA技术实用教程，VHDL怎么学更实用？

EDA技术实用教程 (VHDL版)

前言

第一章：EDA与VHDL入门

1 什么是EDA技术？

2 什么是VHDL？

第二章：VHDL核心语法与结构

1 VHDL设计基本单元：实体与结构体

第三章：VHDL进阶要素

1 顺序语句与并行语句

2 常用数据类型

3 库和程序包

第四章：EDA工具与实战流程

1 主流EDA工具

2 使用Vivado进行一个完整项目设计（实例：4位加法器）

第五章：学习资源与进阶

1 推荐书籍

2 推荐网站与社区

3 进阶方向

相关推荐

Java Socket编程实例具体怎么实现？