74hc151怎么16选一

摘要： 74HC151 是一款常用的 8 选 1 数据选择器，要实现 16 选 1 的功能，可以通过两片 74HC151 进行级联扩展，以下是具体的实现方法和步骤：设计思路模块功能：74H...

74HC151 是一款常用的 8 选 1 数据选择器，要实现 16 选 1 的功能，可以通过两片 74HC151 进行级联扩展，以下是具体的实现方法和步骤：

设计思路

模块功能：74HC151 有 8 个数据输入（D0~D7）和 3 个控制输入（A、B 和 G），当 A、B 的状态组合为 00 时，D0 的输入信号将被输出到输出端口 Y 上；当 A、B 的状态组合为 01 时，D1 的输入信号将被输出到输出端口 Y 上；以此类推，当 A、B 的状态组合为 111 时，D7 的输入信号将被输出到输出端口 Y 上，G 输入控制器选择器的工作，当 G 为逻辑低电平时，输出为高阻态，当 G 为逻辑高电平时，输出为选中的数据输入信号。

级联方式：将两个 74HC151 并排放置，把它们的 A、B 输入分别连接到控制信号线，以选择输出的数据信号，将它们的 G 输入信号线相连，以控制输出端口的状态，把第一个 74HC151 的 D0~D7 输入端口连接到前 8 个数据输入信号线，将第二个 74HC151 的 D0~D7 输入端口连接到后 8 个数据输入信号线，将两个 74HC151 的 Y 输出端口连接到同一个输出端口，从而实现 16 路选 1 的功能。

具体实现代码

以下是使用 Verilog 语言编写的两片 74HC151 实现 16 选 1 数据选择器的代码示例：

module _74HC151(
    input [7:0] D,
    input [2:0] S,
    input E_,
    output reg Y,
    output reg Y_
);
    always @(*) begin
        if (E_ == 0) begin
            case (S[2:0])
                3'b000: Y = D[0];
                3'b001: Y = D[1];
                3'b010: Y = D[2];
                3'b011: Y = D[3];
                3'b100: Y = D[4];
                3'b101: Y = D[5];
                3'b110: Y = D[6];
                3'b111: Y = D[7];
            endcase
        end else begin
            Y = 0; // E_=1时，Y=0，Y_=1;
        end
        Y_ = ~Y; //按位取反得到Y_
    end
endmodule
module mux16to1(
    input E_n,
    input [3:0] S,
    input [15:0] D,
    output reg Y,
    output reg Y_n
);
wire Y1, Y0, Y_n1, Y_n0;
_74HC151 mux1(
    .E_n(~S[3]),
    .S(S[2:0]),
    .D(D[15:8]),
    .Y(Y1),
    .Y_n(Y_n1)
);
_74HC151 mux0(
    .E_n(S[3]),
    .S(S[2:0]),
    .D(D[7:0]),
    .Y(Y0),
    .Y_n(Y_n0)
);
always @(*) begin
    if (!E_n) begin
        Y = Y1 | Y0;
        Y_n = Y_n1 | Y_n0;
    end else begin
        Y = 0;
        Y_n = 1;
    end
end
endmodule

在上述代码中，mux16to1 模块通过两片_74HC151 实现了 16 选 1 的功能，当使能信号E_n 为低电平时，根据选择信号S 的高两位选择第一片或第二片 74HC151，然后根据S 的低三位在第一片或第二片内部进行数据选择，并将结果通过或门输出到Y，同时将取反后的结果输出到Y_n。

仿真测试

为了验证电路的正确性，可以编写测试代码进行仿真，以下是一个简单的测试代码示例：

module tb_mux16to1;
reg E_n;
reg [3:0] S;
reg [15:0] D;
wire Y, Y_n;
mux16to1 mux16to1_inst(
    .E_n(E_n),
    .S(S),
    .D(D),
    .Y(Y),
    .Y_n(Y_n)
);
initial begin
    E_n = 1; S = 4'b1111; D = 16'haaaa; #1;
    E_n = 0; S = 4'b1111; D = 16'haaaa; #1;
    E_n = 0; S = 4'b0001; D = 16'haaaa; #1;
    E_n = 0; S = 4'b0010; D = 16'haaaa; #1;
    E_n = 0; S = 4'b0011; D = 16'haaaa; #1;
    E_n = 0; S = 4'b0100; D = 16'haaaa; #1;
    E_n = 0; S = 4'b0101; D = 16'haaaa; #1;
    E_n = 0; S = 4'b0110; D = 16'haaaa; #1;
    $stop;
endmodule

在测试代码中，首先对使能信号E_n 和选择信号S 以及数据输入D 进行初始化赋值，然后在initial 块中通过改变E_n 和S 的值，模拟不同的选择情况，并在每个时间步长后查看输出Y 和Y_n 的值是否符合预期，如果输出结果正确，则说明电路设计和实现是正确的。